

Digitaltechnik

Prof. Dr. Matthias Fertig

matthias.fertig@htwg-konstanz.de

[[mp4](#)]

Literatur



[Wakerly, 2000] J.F. Wakerly.
Digital Design, Principles and Practices,
ISBN 0-13-089896-1, 2000. pp 21 - 27



[Fricke, 2014] K. Fricke.
Digitaltechnik, 7. Auflage
ISBN-13 978-3834817839, 2014. pp 3-5, 10-14



[LaMeres, 2017] Brock LaMeres
Introduction to Logic Circuits, 1. Auflage
ISBN-978-3-319-34194-1, Springer Verlag, 2017. pp 7-20



[Blieberger, 1996] J. Blieberger et. al.
Informatik, 3. Auflage
ISBN-3-211-8286-5, Springer Verlag, 1996. pp 21-22

Stellenwertsysteme

Aufbau und Funktion

Aufbau

- Dezimalbasis B
- Stellen n
- Stelle/Index i
- Stellenwert b_i
- Stellenwertigkeit B^i

Funktion

- B bestimmt die Basis des Stellenwertsystems und begrenzt die Menge der Stellenwerte b_i $b_i \in \{0, \dots, B - 1\}$
- n bestimmt die Anzahl der Stellen
- i bestimmt die Stelle eines Stellenwertes
- b_i bildet die Zahl
- B^i gewichtet den Stellenwert b_i

n Vorkommastellen

$$W_{10} = \sum_{i=0}^{n-1} b_i \cdot B^i$$

m Nachkommastellen

$$W_{10} = \sum_{i=-m}^{-1} b_i \cdot B^i$$

falls B eine Dezimalbasis ist.

Euklidischer Algorithmus

Stellenwertsysteme

Euklidischer Algorithmus (Beispiel)

Analyse der WHILE-Schleife

j	C_j	b'_j	Berechnung $R_j \rightarrow C_{j-1}$	Berechnung b'_j
5	63,25	1	$31,25 = 63,25 \bmod 2^5$	$1 = 63,25 \operatorname{div} 2^5$
4	31,25	1	$15,25 = 31,25 \bmod 2^4$	$1 = 31,25 \operatorname{div} 2^4$
3	15,25	1	$7,25 = 15,25 \bmod 2^3$	$1 = 15,25 \operatorname{div} 2^3$
2	7,25	1	$3,25 = 7,25 \bmod 2^2$	$1 = 7,25 \operatorname{div} 2^2$
1	3,25	1	$1,25 = 3,25 \bmod 2^1$	$1 = 3,25 \operatorname{div} 2^1$
0	1,25	1	$0,25 = 1,25 \bmod 2^0$	$1 = 1,25 \operatorname{div} 2^0$
-1	0,25	0	$0,25 = 0,25 \bmod 2^{-1}$	$0 = 0,25 \operatorname{div} 2^{-1}$
-2	0,25	1	$\underline{0} = 0,25 \bmod 2^{-2}$	$1 = 0,25 \operatorname{div} 2^{-2}$

Negative j indizieren die Nachkommastellen des Ergebnis.

Modifiziertes Horner-Schema

Darstellbarkeit und Genauigkeit

Aufgabe zur Darstellbarkeit

Gegeben sei $0,2_{10}$.

Gesucht ist der Wert im Binärsystem.

Lösung mit Modifiziertem Horner-Schema

j		R_{j-1}	b_j
-1	$0,2 \cdot 2$	0,4	0
-2	$0,4 \cdot 2$	0,8	0
-3	$0,8 \cdot 2$	1,6	1
-4	$0,6 \cdot 2$	1,2	1
-5	$0,2 \cdot 2$	0,4	...

- periodische Fortsetzung ab $j = -5$

- $0,2_{10} = 0.\overline{0011}_2$

- Die Zahl $0,2_{10}$ ist nicht exakt im Binärsystem darstellbar.

Absolute Abweichung

Die *absolute Abweichung* eines transformierten Wertes

$$W'_{B'} = (b'_{n'-1} \ b'_{n'-2} \ \dots \ b'_{-m'})_{B'}$$

zum Ausgangswert

$$W_B = (b_{n-1} \ b_{n-2} \ \dots \ b_{-m})_B$$

ist bestimmt durch

$$\Delta_{abs} = \sum_{i=-m}^{n-1} b_i \cdot B^i - \sum_{i=-m'}^{n'-1} b'_i \cdot B'^i$$

Relative Abweichung

Die *relative Abweichung* (in Prozent) eines transformierten Wertes

$$W_{B'} = (b'_{n'-1} \ b'_{n'-2} \ \dots \ b'_{-m})_{B'}$$

zum Ausgangswert

$$W_B = (b_{n-1} \ b_{n-2} \ \dots \ b_{-m})_B$$

ist bestimmt durch

$$\Delta_{rel} = \left(\frac{\Delta_{abs}}{W} \right) \cdot 100 = \left(1 - \frac{\sum_{i=-m'}^{n'-1} b'_i \cdot B^i}{\sum_{i=-m}^{n-1} b_i \cdot B^i} \right) \cdot 100$$

Die Einheit Bit

Stellenwertsysteme

Informationstheorie nach Shannon

Einheit Bit

Die Informationstheorie nach Shannon definiert den Informationsgehalt eines Zeichens h als der Logarithmus des Reziprokwertes dessen Auftretswahrscheinlichkeit mit der Einheit Bit

$$h = \text{ld}\left(\frac{1}{p}\right) \text{ [Bit]}$$

Informationsgehalt

Der Informationsgehalt H einer Nachricht n unabhängiger Zeichen ist die Summe der Informationsgehalte der Einzelzeichen.

$$H = \sum_{i=1}^n \text{ld}\left(\frac{1}{p}\right) = \text{ld}\left(\prod_{i=1}^n \frac{1}{p}\right) \text{ [Bit]}$$

Der Informationsgehalt wird in Bit gemessen. Da p positiv ist, ist der Informationsgehalt positiv, obwohl der Logarithmus Dualis (Basis 2) für $0 \leq p \leq 1$ ein negatives Ergebnis liefert.

Literatur



[Wakerly, 2000] J.F. Wakerly.
Digital Design, Principles and Practices,
ISBN 0-13-089896-1, 2000. pp 28 - 41



[Fricke, 2014] K. Fricke.
Digitaltechnik, 7. Auflage
ISBN-13 978-3834817839, 2014. pp 4-9



[LaMeres, 2017] Brock LaMeres
Introduction to Logic Circuits, 1. Auflage
ISBN-978-3-319-34194-1, Springer Verlag, 2017. pp 24-35



[Blieberger, 1996] J. Blieberger et. al.
Informatik, 3. Auflage
ISBN-3-211-8286-5, Springer Verlag, 1996. pp 84-93

Zahlencodes

Stellenwertsysteme

Zahlencodes

Code

bezeichnet die eindeutige Zuordnung (Codierung) zweier Zeichenmengen, Urmenge und Bildmenge.

Eins aus N Code

Beim Eins aus N Code hat jedes Codewort genau eine Eins.


Der Eins aus N Code wird auch One Hot Code genannt.

Die Urmenge ist dezimal, die Bildmenge Eins aus N codiert.

Dezimal	Eins aus 10 Code
0	0000000001
1	0000000010
2	0000000100
3	0000001000
4	0000010000
5	0000100000
6	0001000000
7	0010000000
8	0100000000
9	1000000000

Stellenwertsysteme

Binär Code



- Basis $B = 2$
- n Stellen kodieren die Menge

$$\{0, \dots, 2^n - 1\}$$

- Der Dezimalwert W_{10} des Wertes

$$W_2 = b_{n-1} b_{n-2} \dots b_0$$


berechnet sich gemäß der
Summenformel

$$W_{10} = \sum_{i=0}^{n-1} b_i \cdot 2^i$$

Negative Zahlen sind nicht darstellbar.

Stellenwertsysteme

Binär Code mit Nachkommastellen



- Basis $B = 2$
- $n + m$ Stellen kodieren die Menge

$$\{0, \dots, 2^n - 2^{-m}\}$$

- Der Dezimalwert W_{10} des Wertes

$$W_2 = b_{n-1} b_{n-2} \dots b_{-m}$$

berechnet sich gemäß der Summenformel

$$W_{10} = \sum_{i=-m}^{n-1} b_i \cdot 2^i$$

Negative Zahlen werden z.B. mit Komplement Codes dargestellt.

Einerkomplement Code

Zweierkomplement Code

Vorzeichenergänzung und Addition mit Komplement Codes

Offset Code

IEEE-754 Gleitkommaformat

Literatur



[Wakerly, 2000] J.F. Wakerly.
Digital Design, Principles and Practices,
ISBN 0-13-089896-1, 2000. pp 44-49, 191-199, 358-360



[Fricke, 2014] K. Fricke.
Digitaltechnik, 7. Auflage
ISBN-13 978-3834817839, 2014. pp 12, 115-116, 15-20,
111-112



[LaMeres, 2017] Brock LaMeres
Introduction to Logic Circuits, 1. Auflage
ISBN-978-3-319-34194-1, Springer Verlag, 2017. pp 81-101



[Blieberger, 1996] J. Blieberger et. al.
Informatik, 3. Auflage
ISBN-3-211-8286-5, Springer Verlag, 1996. pp 42, 109-112,
148-150

Boole'sche Aussagenlogik

Boole'sche Aussagenlogik

Grundlagen

Boole'sche Variable

ist eine Veränderliche, die einen Wahrheitswert annehmen kann.

EINFACH

FLEISSIG

ERFOLG

FAUL

Literal

ist ein Element aus der Menge der Zuweisungen an eine Variable.
Eine einstellige boole'sche Variable kennt die zwei Literale Null und Eins.

1

0

Belegung

bezeichnet den Vorgang der Zuweisung einer boole'schen Variablen zu einem Literal.

EINFACH=1

FLEISSIG=1

ERFOLG=1

Boole'sche Aussagenlogik

Grundlagen

Implikation ($\rightarrow$)

$$A \rightarrow B = (\bar{A} \vee B)$$

$$(A \rightarrow B) \wedge (B \rightarrow A) = (\bar{A} \vee B) \wedge (A \vee \bar{B})$$

A	B	$A \rightarrow B$
0	0	1
0	1	1
1	0	0
1	1	1

Aus einer falschen Annahme kann etwas Richtiges folgen!

Beispiel

"Wenn man Alkohol trinkt, dann sterben Gehirnzellen ab."

$$\text{ALKOHOL_TRINKEN} \rightarrow \text{GEHIRNZELLEN_STERBEN}$$

Gehirnzellen sterben auch durch Sauerstoffmangel ab. Die Annahme kann also falsch (0) sein und trotzdem sterben Gehirnzellen ab.

Multiplexer

Boole'sche Schaltnetze

Boole'sche Normalformen

Literatur



[Wakerly, 2000] J.F. Wakerly.
Digital Design, Principles and Practices,
ISBN 0-13-089896-1, 2000. pp 218-230, 234-241



[Fricke, 2014] K. Fricke.
Digitaltechnik, 7. Auflage
ISBN-13 978-3834817839, 2014. pp 53-63



[LaMeres, 2017] Brock LaMeres
Introduction to Logic Circuits, 1. Auflage
ISBN-978-3-319-34194-1, Springer Verlag, 2017. pp 112-126



[Blieberger, 1996] J. Blieberger et. al.
Informatik, 3. Auflage
ISBN-3-211-8286-5, Springer Verlag, 1996. pp 115-126

Boole'sche Optimierung

Optimierung mit KV-Diagramm

Optimierung nach Quine-McCluskey

Literatur



[Wakerly, 2000] J.F. Wakerly.
Digital Design, Principles and Practices,
ISBN 0-13-089896-1, 2000. pp 209-218, 241-246



[Fricke, 2014] K. Fricke.
Digitaltechnik, 7. Auflage
ISBN-13 978-3834817839, 2014. pp 63-69



[LaMeres, 2017] Brock LaMeres
Introduction to Logic Circuits, 1. Auflage
ISBN-978-3-319-34194-1, Springer Verlag, 2017. pp 129-131



[Blieberger, 1996] J. Blieberger et. al.
Informatik, 3. Auflage
ISBN-3-211-8286-5, Springer Verlag, 1996. pp -

Konversion von Operatorensystemen

Laufzeitverhalten digitaler Schaltungen

Hazards

Funktionsdarstellung mit Multiplexern

Literatur



[Wakerly, 2000] J.F. Wakerly.
Digital Design, Principles and Practices,
ISBN 0-13-089896-1, 2000. pp 279-281, 431-451



[Fricke, 2014] K. Fricke.
Digitaltechnik, 7. Auflage
ISBN-13 978-3834817839, 2014. pp 32-33, 78-90



[LaMeres, 2017] Brock LaMeres
Introduction to Logic Circuits, 1. Auflage
ISBN-978-3-319-34194-1, Springer Verlag, 2017. pp 195-209



[Blieberger, 1996] J. Blieberger et. al.
Informatik, 3. Auflage
ISBN-3-211-8286-5, Springer Verlag, 1996. pp 151-155

Das pegelgesteuerte Speicherglied (Latch)

Das flankengesteuerte Speicherglied (Flip-Flop)

Literatur



[Wakerly, 2000] J.F. Wakerly.
Digital Design, Principles and Practices,
ISBN 0-13-089896-1, 2000. pp 614-634



[Fricke, 2014] K. Fricke.
Digitaltechnik, 7. Auflage
ISBN-13 978-3834817839, 2014. pp 131-140, 141-149



[LaMeres, 2017] Brock LaMeres
Introduction to Logic Circuits, 1. Auflage
ISBN-978-3-319-34194-1, Springer Verlag, 2017. pp 21-23,
217-218, 236-245, 385-390



[Blieberger, 1996] J. Blieberger et. al.
Informatik, 3. Auflage
ISBN-3-211-8286-5, Springer Verlag, 1996. pp 77-80, 142-146,
177-180, 187-189, 212-216

Dezimalzähler

Auf- und Abwärts-Zähler

Daten- und Kontrollfluß

Pipeline Prinzip

Arithmetisch Logische Einheit (ALU)

Halb- und Volladdierer

Literatur



[Wakerly, 2000] J.F. Wakerly.
Digital Design, Principles and Practices,
ISBN 0-13-089896-1, 2000. pp 292-299



[Fricke, 2014] K. Fricke.
Digitaltechnik, 7. Auflage
ISBN-13 978-3834817839, 2014. pp 33-35



[LaMeres, 2017] Brock LaMeres
Introduction to Logic Circuits, 1. Auflage
ISBN-978-3-319-34194-1, Springer Verlag, 2017. pp 253-255



[Blieberger, 1996] J. Blieberger et. al.
Informatik, 3. Auflage
ISBN-3-211-8286-5, Springer Verlag, 1996. pp -

Grundlagen der statischen Timinganalyse

Latenzzeiten boole'scher Gatter

Rechnen mit Latenzmodellen


Statische Latemode und Earlymode Analyse

Beispiel: Statische Timinganalyse des 2:1 Multiplexers

Statische Timinganalyse

Beispiel: Statische Timinganalyse des 2:1 Multiplexers

Statische Latemode Analyse des 2:1 MUX



Statische Timinganalyse

Beispiel: Statische Timinganalyse des 2:1 Multiplexers

NOT

$$\begin{aligned}L(Y) &= 4H + 10 + 8HL \\ &= \boxed{22L} \\ H(Y) &= 9L + 10 + 10LH \\ &= \boxed{29H}\end{aligned}$$

AND1

$$\begin{aligned}H_A(Y) &= 8H + 8 + 12HH \\ &= 28H \\ H_B(Y) &= 4H + 12 + 13HH \\ &= 29H \\ H(Y) &= \max(28H, 29H) \\ &= \boxed{29H}\end{aligned}$$

$$\begin{aligned}L_A(Y) &= 6L + 8 + 11LL \\ &= 25L \\ L_B(Y) &= 9L + 12 + 10LL \\ &= 31L \\ L(Y) &= \max(25L, 31L) \\ &= \boxed{31L}\end{aligned}$$

Statische Timinganalyse

Beispiel: Statische Timinganalyse des 2:1 Multiplexers

AND2

$$\begin{aligned}H_A(Y) &= 29H + 4 + 12HH \\ &= 45H\end{aligned}$$

$$\begin{aligned}H_B(Y) &= 7H + 15 + 13HH \\ &= 35H\end{aligned}$$

$$\begin{aligned}H(Y) &= \max(45H, 35H) \\ &= \boxed{45H}\end{aligned}$$

$$\begin{aligned}L_A(Y) &= 22L + 4 + 11LL \\ &= 37L\end{aligned}$$

$$\begin{aligned}L_B(Y) &= 2L + 15 + 10LL \\ &= 27L\end{aligned}$$

$$\begin{aligned}L(Y) &= \max(37L, 27L) \\ &= \boxed{37L}\end{aligned}$$

OR

$$\begin{aligned}H_A(Y) &= 29H + 10 + 15HH \\ &= 54H\end{aligned}$$

$$\begin{aligned}H_B(Y) &= 45H + 8 + 17HH \\ &= 70H\end{aligned}$$

$$\begin{aligned}H(Y) &= \max(54H, 70H) + 3 \\ &= \boxed{73H}\end{aligned}$$

$$\begin{aligned}L_A(Y) &= 31L + 10 + 18LL \\ &= 59L\end{aligned}$$

$$\begin{aligned}L_B(Y) &= 37L + 8 + 19LL \\ &= 64L\end{aligned}$$

$$\begin{aligned}L(Y) &= \max(59L, 64L) + 3 \\ &= \boxed{67L}\end{aligned}$$

Statische Timinganalyse

Beispiel: Statische Timinganalyse des 2:1 Multiplexers

Statische Latemode Analyse des 2:1 MUX

Die Latemode Analyse wählt das Maximum der Signalflanken, um die späteste Flanke zu berechnen.

$$\begin{aligned} H(Y) &= \max [H_A(Y), H_B(Y)] \\ L(Y) &= \max [L_A(Y), L_B(Y)] \end{aligned}$$

Die Analyse zeigt, daß der Ausgang

$$Y = (X(1) \wedge S) \vee (X(0) \wedge \overline{S})$$

nach spätestens 73 Zeiteinheiten eine steigende und 67 Zeiteinheiten eine fallende Flanke ausgibt.

Statische Timinganalyse

Beispiel: Statische Timinganalyse des 2:1 Multiplexers

Maximale Frequenz

Die maximale Frequenz bezeichnet die minimale Periodendauer für das Taktsignal T_{CLK} , mit der das Schaltnetz in einem synchronen System betrieben werden kann. Dazu ist der Slack der Latemode Analyse zu berechnen.

$$\begin{aligned} S_{LM} &= (AT_{CLK} + T_{CLK} - t_s) - AT_{DTA} \\ &= (AT_{CLK} + T_{CLK} - t_s) - 73 \end{aligned}$$

Solange dieser Slack positiv ist, kann die Taktperiode verkürzt werden. Die minimale Taktperiode ist dann $T = t_s + 73$.

Die maximale Frequenz ist

$$f = T^{-1}$$

Statische Timinganalyse

Beispiel: Statische Timinganalyse des 2:1 Multiplexers

Maximale Frequenz (Beispiel)

Falls die Setupzeit der verwendeten Speicherelemente 10 Zeiteinheiten beträgt, die Ankunftszeit des Taktsignals 0 beträgt und alle Zeiten in Pikosekunden (10^{-12} Sekunden) gerechnet werden, dann ergibt sich für den 2:1 Multiplexer

$$\begin{aligned} S_{LM} &= (AT_{CLK} + T_{CLK} - t_s) - AT_{DTA} \\ &= (0 + T_{CLK} - 10) - 73 \end{aligned}$$

Die minimale Taktperiode ist $T_{CLK} = 10 + 73$.

Die maximale Frequenz ist

$$f_{CLK} = \frac{1}{83 \cdot 10^{-12}} \approx 12 \text{ GHz}$$

Literatur



[Wakerly, 2000] J.F. Wakerly.
Digital Design, Principles and Practices,
ISBN 0-13-089896-1, 2000. pp 452-503



[Fricke, 2014] K. Fricke.
Digitaltechnik, 7. Auflage
ISBN-13 978-3834817839, 2014. pp 93-107



[LaMeres, 2017] Brock LaMeres
Introduction to Logic Circuits, 1. Auflage
ISBN-978-3-319-34194-1, Springer Verlag, 2017. pp 219-229,
250-253



[Blieberger, 1996] J. Blieberger et. al.
Informatik, 3. Auflage
ISBN-3-211-8286-5, Springer Verlag, 1996. pp 169-177

Mealy, Moore und Simple Moore Architektur


Zustandsgraphen

Beispiel zur Moore Architektur "Anzahl Einsen"


Sequentielle Schaltwerke

Grundlagen

Beispiel 1 (MOORE)



Beispiel 2 (MOORE)



Sequentielle Schaltwerke

Grundlagen

Zustandsübergangstabelle

In der Zustandsübergangstabelle wird für jede Transition eine Zeile eingetragen. Auf der linken Seite der Tabelle stehen die Zustandsnamen und Eingabesignale, auf der rechten Seite die Namen der Folgezustände.

Zustandsübergangstabelle für "gerade Anzahl Einsen"

RES	$\sigma(N - 1 : 0)$	$S_t(N_S - 1 : 0)$	$S_{t+1}(N_S - 1 : 0)$
1	X	X	S10
0	0	S10	S01
0	1	S10	S00
0	0	S00	S00
0	1	S00	S01
0	0	S01	S01
0	1	S01	S00

Sequentielle Schaltwerke

Grundlagen

Zustands-Kodierungstabelle

In der Zustandskodierungstabelle werden die Zustandskodierungen eingetragen. Wird der Zustandsspeicher mit diesen Werten beschrieben, dann befindet sich das sequentielle Schaltwerk in dem Zustand mit der entsprechenden Kodierung. Die Zustandskodierung ist nicht eindeutig und hat Einfluß auf die boole'sche Schaltfunktion.

Zustands-Kodierungstabelle für "gerade Anzahl Einsen"

Zustandsname	$S(1 : 0)$
S10	10
S00	00
S01	01

Sequentielle Schaltwerke

Grundlagen

Wahrheitstabelle für Δ

In der Wahrheitstabelle werden die Zustandsnamen durch die Zustandskodierungen in der Zustandsübergangstabelle ersetzt.

Wahrheitstabelle für Δ "gerade Anzahl Einsen"

RES	σ	$S_t(1:0)$	$S_{t+1}(1:0)$
1	X	X	10
0	0	10	01
0	1	10	00
0	0	00	00
0	1	00	01
0	0	01	01
0	1	01	00

Sequentielle Schaltwerke

Grundlagen

Wahrheitstabelle für Ω

In der Wahrheitstabelle für die Ausgabe werden die Zustandskodierungen links und die Ausgaben rechts notiert. Bei der MEALY Architektur wird auf der linken Seite der Tabelle zusätzlich die Eingabe notiert.

Wahrheitstabelle für Ω "gerade Anzahl Einsen"

$S_t(1 : 0)$	<i>EVEN</i>
10	0
00	0
01	1

Sequentielle Schaltwerke

Grundlagen

Zustandsübergangsfunktion Δ für "gerade Anzahl Einsen"

$$S_{t+1}(1) = RES$$

$$\begin{aligned} S_{t+1}(0) = & (S_t(1) \wedge \overline{S_t(0)} \wedge \overline{\sigma} \wedge \overline{RES}) \vee \\ & (\overline{S_t(1)} \wedge \overline{S_t(0)} \wedge \sigma \wedge \overline{RES}) \vee \\ & (\overline{S_t(1)} \wedge S_t(0) \wedge \overline{\sigma} \wedge \overline{RES}) \end{aligned}$$

Ausgabefunktion Ω für "gerade Anzahl Einsen"

$$EVEN = S_t(0)$$

Mealy, Moore und Simple Moore Blockdiagramme

Äquivalenz und Transformation

Beispiel zur Transformation "Flankendetektor" mit Mealy Automat

Beispiel zur Transformation "Flankendetektor" mit Moore Automat

Digitaltechnik

Prof. Dr. Matthias Fertig

`matthias.fertig@htwg-konstanz.de`

ENDE